

SOLID STATE PICKUP DEVICE

Patent number: JP53122316
Publication date: 1978-10-25
Inventor: TAKEMOTO KAYAO; KOIKE NORIO; KUBO SEIJI
Applicant: HITACHI LTD
Classification:
- international: **H04N5/335; H01L27/146; H01L31/00; H04N5/30; H04N5/335; H01L27/146; H01L31/00; H04N5/30; (IPC1-7): H01L31/00; H04N5/30**
- european:
Application number: JP19770036163 19770401
Priority number(s): JP19770036163 19770401

[Report a data error here](#)

Abstract of JP53122316

PURPOSE:To increase the signal capacity of the photo electric converter by increasing the impurity concentration at P<+> domain, to lower the parasitic capacitance of the signal line by decreasing the impurity concentration in p type layer, and further, to improve the lowering in resolution force and the blooming due to the spectrum characteristics and the light in long lengths.

Data supplied from the [esp@cenet](#) database - Worldwide

公開特許公報

昭53—122316

①Int. Cl.³
H 04 N 5/30
H 01 L 31/00

識別記号

②日本分類
97(5) D 1
99(5) J 42

庁内整理番号
6940—59
6655—57

③公開 昭和53年(1978)10月25日

発明の数 1
審査請求 有

(全 15頁)

④固体撮像装置

④特 願 昭52—36163
④出 願 昭52(1977)4月1日
④発 明 者 竹本一八男
国分寺市東恋ヶ窪1丁目280番
地 株式会社日立製作所中央研
究所内
同 小池紀雄
国分寺市東恋ヶ窪1丁目280番

地 株式会社日立製作所中央研
究所内
④発 明 者 久保征治
国分寺市東恋ヶ窪1丁目280番
地 株式会社日立製作所中央研
究所内
④出 願 人 株式会社日立製作所
東京都千代田区丸の内一丁目5
番1号
④復 代 理 人 弁理士 中村純之助

明 細 書

発明の名称 固体撮像装置

特許請求の範囲

1 同一半導体基板上に設けられた、複数組の光ダイオードおよびスイッチから構成される光電気変換部と、該光電気変換部の複数組の光ダイオードおよびスイッチを順次走査する走査回路とからなる固体撮像装置において、上記半導体基板の1主表面に上記半導体基板と逆の導電型を有し、かつ上記半導体基板との間に逆バイアスを印加する手段を有する連続した半導体層を設け、少なくとも上記光電気変換部を該半導体層上に設け、かつ少なくとも上記光ダイオードの下少なくとも一部に、上記半導体層と同じ導電型を有し、かつ導電用不純物濃度の高い領域を設けたことを特徴とする固体撮像装置。

発明の詳細な説明

本発明は、テレビカメラなどに用いる固体撮像装置に関するものである。

まず、従来技術の概要とその問題点を第1図、

第2図および第3図を用いて説明する。

第1図は典型的な二次元固体撮像装置の構成例を示す。光ダイオード1とMOS型トランジスタ2を単位とした画素のアレイをたとえばMOS電シフトレジスタからなる水平走査回路9および垂直走査回路10によりそれぞれMOS型トランジスタ3および2を順次導通させることにより順次走査し、光ダイオード1に蓄積された光により発生した電荷を信号線6および信号線7を通じて出力端8より引き出し、画素の受けた画像信号を電気信号として取り出すものである。信号線7および出力端8は目的に応じ複数になつてゐることもある。

第2図は代表的な画素の断面構造を示す。以下説明の便宜上、電子を信号電荷とするNチャネル型撮像装置について述べるが、Pチャネル型の装置においても以下の説明は導電型ならびに極性を逆にするのみで全く同様に通ずる。

P型Si単結晶からなるSi基板11とn型拡散層12で光ダイオードを形成し、同時にn型拡

散層 12 はソースとして、たとえば多結晶 Si からなるゲート電極 13 と、該ゲート電極 13 下で導くとなっている SiO_2 、膜 16 とドレインとしての n 型拡散層 14 と共に MOS 型電界効果トランジスタを形成する。 n 型拡散層 14 には通常その電氣抵抗を低下させるために、 As などの金属からなる電極 17 を設け、第 1 図における信号線 6 として用いる。また SiO_2 16 膜は通常画面の外側では不要な寄生容量が発生することを抑えるために厚くする。

光 15 が入射すると、 n 型拡散層 12 および Si 基板 11 中で電子-正孔の対が発生し、この内電子が信号電荷として n 型拡散層 12 に流入し、 n 型拡散層 12 と Si 基板 11 の間の $p-n$ 接合容量 18 により蓄積される。正の走査パルスがゲート電極 13 に印加されると正電位となつてゐる n 型拡散層 14 (ドレイン) に引かれ、上記電子は n 型拡散層 14 に引き出され、第 1 図により説明した如く出力端 8 に導かれる。

n 型拡散層 12 の電位はこの結果正の電位とな

(3)

能となつてしまふ。このため、現状の技術ではテレビジョンの画像強度の解像力は得ることはできない。

通常は接合容量 18 を物理的に改善すればこの問題は解決できる。接合容量 18 は Si 基板 11 の不純物濃度を高くすれば大きくなる。しかし同時に接合容量 19 も大きくなり、この方法では解決できない。

次の問題は分光特性に関する。 Si による光の吸収は波長によつて異なる。三原色の赤 (波長 $0.65 \mu\text{m}$) 緑 (同 $0.55 \mu\text{m}$)、青 (同 $0.45 \mu\text{m}$) の吸収特性をそれぞれ R , G , B として第 3 図に示す。青い光 B は Si の表面近傍で電子-正孔対を作り、赤い光 R は Si の奥深くまで侵入して電子-正孔対を作る。 Si の表面では再結合を起こし、電子-正孔対が消滅する確率が高く、その分不感となり、この結果、 Si を用いた光ダイオードは赤い光 (長波長光) に対する感度が高い。さらに、電子-正孔対の数は、同じ光エネルギー当たりでは波長に反比例し、この結果長波長光

(5)

特開昭53-122316(2)
り、次の正の走査パルスが印加されるまで光 15

により発生する電子を蓄積し続け電位が低下する。

このような従来の固体撮像装置、特にその心臓部である光ダイオードは構造上、次の 4 つの欠点があり、固体撮像装置に対する切望されているにもかかわらず、実用化がはばまれている。

その 1 は、解像度を改善するためには画面を小さくする必要があり、必然的に n 型拡散層 12 の面積が小さくなり、その結果接合容量 18 が小さくなり、蓄積することできる電子の量、すなわち信号電荷が少なくなることである。特に信号電荷をとり出す n 型拡散層 14 の面積は画面の大きさにかわらず、可能な限り小さくとなつており、そのしわ寄せでさらに n 型拡散層 12 の縮小は著しく、さらに第 1 図における信号線 6 に接続される n 型拡散層 14 の数は画面数の増加と共に増し、各 n 型拡散層 14 が接合容量 19 を有し、信号線 6 および信号線 7 の有する寄生容量と加つた大きな容量により、出力端 8 に現われる電氣信号は著しく小さくなり、電氣雑音に埋もれ映出が不可

(4)

はさらに有利となり、光ダイオードの分光特性は長波長側で感度の高い電んだものとなる。したがつて従来の撮像素子より得られる電氣信号を再生画像化した場合、画面の青い部分が黒ずみ、赤い部分が白つくなり不自然なものとなる。

第 3 の問題は、強い入射光が当たった場合に関する。第 2 図において、光 15 が強い場合には接合容量 18 が飽和するのは当然として、第 3 図に示したように、 Si 基板 11 の深い部分でも多くの電子-正孔対が発生し、この内少数キャリアである電子が必ずしも n 型拡散層 12 に向かわず隣方向にも拡散し、隣接する n 型拡散層 12 に注入する。この結果光信号が多くの画素間に広がり、単に解像度を低下させるばかりでなく再生画像で大きな白い輝部となつて画面を潰してしまう (ブルーミング現象と呼ばれている)。他の方式の撮像装置、たとえば走査系に電荷移送素子を用いた場合などを含め、従来の技術においてはこの現象が顕著に現われる。

第 4 の問題は、素子特性の均一性に関する。通

(6)

常 δ i基板11の不純物濃度は局所的に10%以上の変化ができる。この不均一は単結晶 δ iの製造に由来し、これを小さく押えるためには δ i基板11が著しく高価なものになることを覚悟しなければならない。

この δ i基板11の不純物濃度の不均一は、pn接合容量18の不均一、MOS型電界効果トランジスタの動作特性の不均一を生み出し、再生画像の質を著しく低下させる原因となつてゐる。

以上のような問題のため、従来の撮像装置においては解像力が不足し、使用条件も著しく限定され、結局実用化が妨げられている。

本発明の目的は、固体撮像装置の信号電荷容量を飛躍的に大きくし、分光特性を是正し、他の面素に注入した光信号の分散による解像力の低下やブルーミング現象を抑え、高画質、高解像力の固体撮像装置を実現する手段を提供するものである。以下、本発明を実施例を参照して詳細に説明する。

第4図に本発明の実施例の原理的な構造を示す。

(7)

領域30の不純物濃度は $1 \times 10^{17} / \text{cm}^3$ 程度にすれば、接合容量すなわち信号容量は1桁程度大きくなる。

またP型層25の不純物濃度は従来と異なり、信号容量とほぼ無関係となるため、これを高くする理由は消失する。すなわち、P型層25の不純物濃度を低くすることにより、信号層の寄生容量となるn型拡散層24の接合容量を小さくすることができる。

分光特性、長波長光による解像力低下、ブルーミングに対しても本発明は著しい効果を有する。

第5図に第4図におけるA-A'に沿つた電子に対するポテンシャル曲線36を示す。図中、領域32はn型拡散層22、領域35はP⁺領域30、領域31は δ i基板21、領域33および34は各pn接合の空乏層に相当する。同図より明らかなく、ポテンシャル曲線の頂点39より内部で発生した電子は矢印37で示ごとく、 δ i基板21に移り、排除される。頂点39の位置は、P⁺領域30の不純物濃度が一様でその両

(8)

n型の δ i基板21の表面にP型層25を形成し、このP型層25を従来構造(第2図)の δ i基板11に見立て、光ダイオードを形成するn型拡散層22およびドレインとなるn型拡散層24、ゲート電極23からなる面素を形成する。さらにn型拡散層22の下にP型不純物、たとえばB₂(硼素)の濃度の高いP⁺領域30を設けたものである。

P型層25にはAlなどの導電材料からなる電極28を介して電源29により δ i基板21との間で逆バイアスを印加する。

このような構造ならびに用い方により、前記従来技術における問題を全て解決することができる。以下順次説明する。

まず接合容量は大むねP⁺領域30の不純物濃度により定まり、ほぼ同不純物濃度の平方に比例する。従来、MOS型トランジスタの閾値電圧の均一性や信号容量などの要求の兼ね合いによりP型の δ i基板11(第2図)の不純物濃度は $1 \times 10^{17} / \text{cm}^3$ 程度のものが用いられているが、P⁺

(8)

側のポテンシャルが等しい場合にはP⁺領域30の中央となり、濃度勾配がある場合や両側のポテンシャルに差がある場合にはそれぞれの高い側に移動する。

この結果、長波長光により深い所で発生した電子のみが除かれることになり、頂点39の位置の選択により、分光特性を望ましい形にすることができる。同時に、深い所で発生した電子が隣接する面素に流入することが無く、解像力の低下は起こらない。さらに入射光強度が高い場合にも、単にpn接合が飽和、すなわち領域32のポテンシャルが領域35と等しくなるのみで、残留の電子は隣接する面素に流入することなく、領域31すなわち δ i基板21に混出し排除される。すなわち、ブルーミングも発生しなくなる。

さらに、接合容量ならびにMOS型電界効果トランジスタの動作特性は、P⁺領域30ならびにP型層25の不純物濃度により定まり、 δ i基板21の不均一の影響をほとんど受けない。この結果素子特性の均一性は著しく改善される。

(9)

P型層25およびP⁺領域30の仕様は、動作条件、適用する加工技術と望む特性により適宜選択することができる。例えば動作電圧を10V程度とすれば、表面再結合により消滅する電子が無い場合には、頂点39の位置が表面より3μm程度で可視光の分光特性がほぼ平坦になる。しかし通常の半導体集積回路の製作技術による場合には表面再結合のため、2μm程度が適当である。このような条件の算出を行えば良いわけである。特にこれに限定されるわけではないが、効果が大きく扱い易い併成としては、P⁺領域30の不純物濃度が $1 \times 10^{14} \sim 1 \times 10^{15} / \text{cm}^3$ 、底部の深さが2~6μm程度、P型層25の不純物濃度が $1 \times 10^{14} \sim 1 \times 10^{15} / \text{cm}^3$ 、底部の深さが2~10μm程度とらる。言うまでもなく、P⁺領域30とP型層25の厚さに関しては第4図に示したように底部が揃う必要はなく、いずれが厚くても良い。また、P⁺領域30はゲート電極23下とドレインとなるn型拡散層24の下のみを避けておれば良いわけ、たとえばSiO₂膜26の厚い部分(フィ

図

P⁺領域を形成する場合として、開口47を設けてある。

- (2) レジスト45を除去して窒素酸化あるいはこれに追加した熱拡散によりイオン打込み層44および46を引き出し、厚さ4μm程度のP型層49およびP⁺領域50を形成し、かつ厚さ1μm程度のSiO₂膜48を形成する。前記SiO₂膜42は本工程前に除いても良い。引き続きSiO₂膜48に、面素となる領域に開口を明け、熱酸化により、厚さ0.1μm程度のSiO₂膜51を形成する。
- (3) 厚さ0.5μm程度の多結晶Si層を形成し、通常のリングラフ技術によりゲート電極52を形成する。引き続き、ゲート電極52下のみSiO₂膜51を残して、n型拡散層となる領域のSiを露出させる。次にP(リン)を熱拡散し、厚さ0.5μm程度のn型拡散層53を形成する。
- (4) 厚さ1μm程度のリンガラス層54を形成し、面素のドレイン部およびP型層12に電気的接続を増すための開口55および56を明け、Aと

図

ールド領域と呼ばれる)の下に広がっている。良く、電極28下にあっても良い。むしろ、SiとSiO₂の界面現象による寄生チャネルの発生の防止やP型層25と電極28の間の電気的接続改善に効果があり、望ましいともいえる。同様に、電極28の下に、電気的接続改善のための通常手段であるP⁺拡散層を設けても良い。

本発明の装置の製造方法を第6図で示す。ただし本発明の骨子となる光電変換部のみを示す。

- (1) 不純物濃度が $1 \times 10^{14} / \text{cm}^3$ 程度のn型Si基板41を熱酸化し、厚さ0.5μm程度のSiO₂膜42を形成する。引き続きP型層およびP⁺領域となる領域にSiO₂膜42に開口を明け、 $4 \times 10^{11} / \text{cm}^2$ 程度の密度でB(硼素)をイオン打込みし、イオン打込み層44を形成する。次にレジスト45を塗布しP⁺領域となる領域に開口を明け、 $4 \times 10^{13} / \text{cm}^2$ 程度の密度でBをイオン打込みし、イオン打込み層46を形成する。本実施例ではP型層にバイアス電圧を加する電極下にも

図

どの導電材料からなる電極57および58を形成する。

以上により $1 \times 10^{15} / \text{cm}^3$ 程度の不純物濃度のP型層49および $1 \times 10^{17} / \text{cm}^3$ 程度の不純物濃度のP⁺領域50を有する装置が得られる。工程(4)のP型層49およびP⁺領域50形成後の工程は、従来のnチャネル型MOS素子製作工程と変わらないため、極めて容易に本発明の装置を実現することができる。

なお、走査回路は全く同じ工程により、P型層49と同様なワエル上に形成することができる(nチャネル型)し、Si基板41上に、工程(3)において走査回路部のみBを熱拡散する工程を加えてPチャネル型の走査回路を形成することができる。

本発明の装置の製造方法の他の実施例を第7図で示す。これはP型層をエピタキシャル成長で得る場合の例である。

- (1) 不純物濃度が $5 \times 10^{15} / \text{cm}^3$ 程度のn型Si基板61の表面に、Bを不純物として 1×10^{14}

図

／ α 膜厚含む厚さ5 μ m程度のSi単結晶層からなるP型層62をエピタキシャル成長により形成する。ひき続き、気相成長法などの手段により、厚さ0.5 μ m程度のSiO₂膜63を形成し、光電変換部、走査回路部などの活性領域をとり囲む形に開口64をあける。次にこの開口を通してPなどのn型導電層をなす不純物を熱拡散し、n⁺拡散層65を形成する。n⁺拡散層65はP型層62を分離するものであるが、これが必ずしもSi基板61に到達する必要はない。何故なら、前述したごとく、動作時においてP型層62とSi基板61の間に印加する逆バイアスにより広がり空乏層がn⁺拡散層65とSi基板61の間に残った間隙を埋めてP型層62を電気的に分離するからである。

(2) SiO₂膜63を除去し、レジスト66を塗布して、P⁺領域となる領域に開口をあける。引き続きイオン打込みにより 4×10^{13} ／ α 膜厚含むイオン打込み層67を形成する。

この後、前実施例(第6図)の工程(2)以降と同

図

明の説明は最も基本的な構成を示すものであり、固体増像装置に通常加えられる改善手段、たとえば反射防止膜や、不要部への光照射を避けるための、遮蔽層の追加、カラー増像のためのフィルターの追加などは本発明の装置にも当然考えられ、また適用可能であり、同様な効果が得られる。

なお、異なる走査方式の撮像装置、たとえば帯荷結合素子を走査回路に用いる場合などにおいても理由は異なるが(詳細略)信号線あるいはこれに相当する信号線送部の半導体基板あるいはこれに相当部分の不純物濃度が低い必要があり、画素に光ダイオードとスイッチを用いている限り本発明は同様な効果を発揮することを付言する。

図面の簡単な説明

第1図から第3図は従来技術の説明図、第4図と第5図は本発明の実施例の説明図、第6図と第7図は本発明の装置の製造方法の実施例の説明図である。

1…光ダイオード、2、3…MOS型トランジスタ、4、5…走査線、6、7…信号線、8…出力

図

線な工程をたどれば(詳細略)本発明の装置を得ることができる。

本実施例の特徴は、P型層の不純物濃度をSi基板の不純物濃度に無関係に設定できることである。すなわち用いるSi基板に無関係にP型層の不純物濃度を低下させ(本実施例では 1×10^{14} ／ α)、信号線の寄生容量を著しく低下させることができる。

なお本実施例の製法では、Si基板61の表面が露出していないため、走査回路部はnチャネル型トランジスタから構成されることになる。

以上説明したごとく、本発明によれば、固体撮像装置の信号容量を飛躍的に大きくし、かつ信号線の寄生容量を小さく押え、分光特性を是正し、他の原素に入射した光による信号電荷の分散による解像力の低下やブルーミング現象が無く、高画質の固体撮像装置を容易に実現することができる。

言うまでもなく、本発明の思想を逸脱しない限りにおいて、説明に用いた材料、数値などの諸仕様はこれに限定されるものではない。また、本発


明

端、9…水平走査回路、10…垂直走査回路、


11, 21, 41, 61…Si基板、12, 14, 22, 24, 53…n型拡散層、13, 23, 52…ゲート電極、15…光、16, 26, 42, 48, 51, 54, 63…SiO₂膜あるいはP⁺G膜、17, 27, 28, 57, 58…電極、18, 19…接合容量、25, 49, 62…P型層、30, 50…P⁺領域、44, 46, 67…イオン打込み層、45, 66…レジスト。

代理人 井理士 藤田利敏


第 1 図




第 3 図




第 2 図




第 4 図




第 5 図




第 6 図




第 6 図




(2)




(3)



第 7 図



(2)



昭和53年2月2日

特許庁長官 殿

1. 事件の表示 昭和52年特許願第 56163号

2. 発明の名称 固体撮像装置

3. 補正をする者

事件との関係 特許出願人

名称 (510) 株式会社 日立製作所

4. 復代理人

住所 東京都千代田区丸の内二丁目4番1号

九ビル661区(〒100) 電話214-0502

氏名 (8835) 代理人井理士 中村 純之

5. 補正の対象 明細書全文および図面。

6. 補正の内容 添付別紙の通り



濃度の高い領域が前記半導体層表面へのイオン打込みによって形成されている特許請求の範囲第1項記載の固体撮像装置。

5. 前記半導体層を前記半導体基板表面にエピタキシャル成長で形成し、さらに前記不純物濃度が高い領域を前記半導体層表面へのイオン打込みによって形成するようになされた特許請求の範囲第1項記載の固体撮像装置。

3. 発明の詳細な説明

本発明はテレビカメラなどに用いられる固体撮像装置に関する。

第1図は典型的な固体撮像装置の説明図である。光ダイオード1と光ダイオード1をソース部分とするMOSトランジスタ2から構成される光電変換素子をそれぞれ画素に対応して所定画素数だけ配列し、撮像面の垂直方向に1列に配列された光電変換素子列は信号線6により一括され、各列ごとにスイッチ用MOSトランジスタ3と信号線7とを介して出力端8に接続してある。別にたとえばMOS形シフトレジスタからなる水平走査

1. 発明の名称 固体撮像装置

2. 特許請求の範囲

1. それぞれの画素に対応する、光ダイオードとこの光ダイオードをその構成部分とするスイッチ用トランジスタとからなる光電変換素子群、およびこれらの光電変換素子群を順次走査する走査回路を、同一半導体基板上に設けた固体撮像装置において、前記半導体基板の一面表面に、この半導体基板と逆の導電性を有しかつこの半導体基板との間に逆バイアス電圧を印加する手段を備えた半導体層を設け、この半導体層上に前記光電変換素子群を配列し、かつ光電変換素子を構成する前記光ダイオードそれぞれの下の少なくとも一部分に、前記半導体層と同じ導電形で前記半導体層よりも導電用不純物濃度が高い領域を設けたことを特徴とする固体撮像装置。

2. 前記半導体層が前記半導体基板表面へのイオン打込みによって形成され、さらに前記不純物

回路9と垂直走査回路10とがあつて、水平走査回路9は走査線4によつて前記MOSトランジスタ3のゲートを制御して水平走査を行い、垂直走査回路10は撮像面の水平方向に1列に配列された各光電変換素子のMOSトランジスタ2のゲートを各列ごとに一括して直接制御して垂直走査を行う。以下の説明においては電子を信号電荷とするnチャネル形装置として述べるが、導電性および極性を逆にすることにより、正孔を信号電荷とするpチャネル形装置についても全く同様に説明できる。

光により発生した電子は光ダイオード1の接合容量に蓄えられる。読み出す時には、垂直走査回路10のただ正の走査パルスにより、水平に配列された光電変換素子列のMOSトランジスタ2を導通させ、走査線4を通じて水平走査回路9の出す正の走査パルスが順次MOSトランジスタ3を導通させる。このようにして1度走査されたのち、つぎに走査されるまでの期間、画素に入射した光が光ダイオード1によつて電荷に変換され、光

イオード1の接合容量に蓄積されていたものが、信号電荷として順次読出される。

第2図は従来の固体撮像装置の光電変換素子の(一光電変換素子内の光ダイオードとMOSトランジスタ配列方向の)断面図である。p形Si単結晶からなるSi基板11とn形拡散層12とでpn接合形の光ダイオード1(第1図)を形成し、さらにn形拡散層12はn形拡散層14、多結晶Si等よりなるゲート電極13と共にMOSトランジスタ2(第1図)を形成し、前記n形拡散層12¹³、14、ゲート電極13はそれぞれソース、ドレイン、ゲート電極として動作する。なお第2図中、15は入射光、16はSiO₂膜、17はAlなどの金属電極(第1図中の信号線6)、18はn形拡散層12とp形Si基板11との間の接合容量、19は拡散層14とSi基板11との間の接合容量である。SiO₂膜16はゲート電極13の下では特に薄く、光ダイオード1を形成する拡散層12の上でも薄くなっているが、無用有害な寄生容量の発生を抑えるために、光電変換素子の外側では適

・ 4 ・

ここに説明した従来の固体撮像装置はその光ダイオードの構造上、下記A〜D項に説明するより4つの欠点があり実用化がはばまれていた。

(A) 解像力を良くするためには撮像面を多数の画素に分けなければならないが、それには光電変換素子、したがって光ダイオードを形成するn形拡散層12の面積を小さくすることが必要となり、その結果接合容量18が小さくなり、蓄積可能電子数すなわち信号電荷量が少なくなる。特に信号電荷を取り出すドレインn形拡散層14の面積¹⁸は画素の大きさにかわらず極力小さくしてあり、その影響でn形拡散層12の面積は著しい。他方、第1図に示した信号線6に接続されるドレインn形拡散層14の数は画素数の増加と共に大きくなるが、n形拡散層14はそれぞれ接合容量19を¹⁹有しており、それらが信号線6、7の本来の寄生容量に加わると、出力回路の容量値は大きなものとなる。この様な事情によつて走査に際して出力端8にあらわれる電気信号は著しく小さくなり、電気雑音に埋まり検出が不可能になってしまう。20

・ 6 ・

特開昭53-122316(8)、常厚くしてある。拡散層14にオーミック接触する金属電極17は、信号を面素したがつて光電変換素子の位置の如何に関係なく正しく出力するためには信号伝達経路の電気抵抗を低くする必要があり、このために設けられたものである。

光15が入射すると、n形拡散層12およびp形のSi基板11の中で電子・正孔対を発生させる。このうち電子が信号電荷としてn形拡散層12に流入し、n形拡散層12とp形のSi基板11との間のpn接合容量18に蓄積される。正の走査パルスがゲート電極13に印加されると、正電位となつているn形拡散層14(ドレイン)に引かれて、前記容量18に蓄積されていた電子は拡散層14に引き出され、第1図について説明したように信号線6、7を経て出力端8に導かれる。n形¹⁵拡散層12の電位はこの結果、走査直後はいったん正の電位となり、それから次の走査によつて蓄積電荷が出力端に導き去られるまでの期間、光15により発生する電子を蓄積し続け、電位は低下して行く。

・ 5 ・

このため現状の技術ではテレビジョンの画像程度の解像力は得られない。通常、接合容量18の値を1桁程度大きくできればこの問題は解決できる。Si基板11の不純物濃度を高めれば接合容量18を大きくできるが、同時に接合容量19も大きくなるので、この方法では解決できない。

(B) 入射光15が強い場合には、接合容量18が飽和するのは当然として、Si基板11の深い部分でも多くの電子・正孔対が発生するが、キャリアの移動はpn接合のごく近傍以外では拡散によつて行われるので、Si基板11の深部で発生した電子は必ずしも受光したn形拡散層だけに向つて移動するとは限らず、横方向にも拡散移動し、隣接するn形拡散層すなわち同一光電変換素子のドレインn形拡散層14や隣接光電変換素子の受光部(光ダイオード)n形拡散層12に注入されるものが生ずる。電子・正孔対が発生個所が深いほど、実際に光が入射したn形拡散層までの距離と隣接n形拡散層までの距離の差が比率としては小さくなり、隣接n形拡散層に注入される確率が高くな

る。なお、入射光 15 が強い場合には接合容量 18 が飽和するのは当然と述べたが、入射光 15 が強ければ、 n 形拡散層 12 内で生成した正孔、 p 形 Si 基板 11 内で生成した電子は、 pn 接合における拡散電界が依然強っているため、相変らず光電流として流れ続ける。この結果、 n 形拡散層 12 内では多数キャリアの電子が過剰となり、ついには n 形拡散層 12 から p 形 Si 基板 11 へ多数キャリアである電子の注入が生ずるにいたる。この注入された電子は、既述の Si 基板 11 の深部で発生した電子と同様に、拡散して近隣の n 形拡散層 12 へ流入する。この様にして実際に強烈な光が 1 つの光電変換素子だけに入射している場合にも、この素子周辺の多くの光電変換素子からも光信号が出力されることになる。この結果、単に解像力が低下するばかりでなく、再生画像で大きな白い輝部となつて画面をつぶしてしまふブルーミング現象があらわれる。特に垂直方向に横状の白い輝線が目だつ。又、平板型のカラー固体撮像装置を構成すると混色の問題も起る。

感度の高い面々ともなる。したがつて従来の固体撮像装置から得られる電気信号を再生画像化した場合、画面の青い部分が黒ずみ、赤い部分が白つぽくなり、不自然なものとなる。

本発明は前記従来の固体撮像装置の欠点を除き、信号電荷蓄積容量を大幅に増大させ、他の光電変換素子に入射した強烈な光の信号の分散による解像力の低下やブルーミング現象を抑え、全面面にわたつて均等な画質で、分光特性も是正された、高画質、高解像力の得られる固体撮像装置を提供することを目的とする。

上記目的を達成するために本発明においては、半導体基板の一主表面に、この半導体基板と逆の導電形を有しかつこの半導体基板との間に逆バイアス電圧を印加する手段を備えた半導体層を設け、この半導体層上にそれぞれの画素に対応する光電変換素子群を配列し、かつ光電変換素子群を構成する光ダイオードそれぞれの下少なくとも一部分に、前記半導体層と同じ導電形で前記半導体層よりも導電用不純物濃度が高い領域を設けることと

特開昭53-122316(G)。(C) 通常 Si 基板 11 の不純物濃度は局所的に 10^{18} 以上変動している。この Si 基板 11 の不純物濃度の不均一は、 pn 接合容量 18 の不均一、 MOS トランジスタの動作特性の不均一を生じ、再生画像の質を著しく低下させる原因となつてい。しかしこの Si 基板不純物濃度の不均一は単結晶 Si の製造法に由来し、この不均一を小さく抑えるためには Si 基板 11 が著しく高価なものになることを覚悟しなければならない。

(D) Si による光の吸収は波長によつて異なる。三原色の赤(波長 $0.65 \mu m$)、緑(波長 $0.55 \mu m$)、青(波長 $0.45 \mu m$)に対する吸収特性をそれぞれ R 、 G 、 B として第 3 図に示してある。青い光 B は Si の表面近傍で電子・正孔対を作り、赤い光 R は Si の奥深くまで侵入して電子・正孔対を作る。 Si の表面では再結合を生じ、電子・正孔対が消滅する確率が高く、青色光はそれだけ感度となる。他方、単位光エネルギーあたり発生する電子・正孔対の数は波長に比例する。これらの結果 Si 光ダイオードの分光特性は長波長側で異常に

した。

第 4 図は本発明の一実施例である。 n 形の Si 基板 21 の表面に p 形層 25 を形成し、この p 形層 25 を第 2 図に示した従来の固体撮像装置の p 形 Si 基板 11 に見立て、光ダイオードを形成し同時に MOS トランジスタのソースとなる n 形拡散層 22、ドレインとなる n 形拡散層 24、ゲート電極 23 によつて 1 画素に対応する光電変換素子を形成する。さらに n 形拡散層 22 の下に p 形不純物、例えば B (硼素) の濃度の高い p^+ 領域 30 を設けてある。 p 形層 25 には Al などの高導電性金属電極 28 を介して電極 29 により Si 基板 21 との間に逆バイアス電圧を印加する。 pn 接合光ダイオード部の接合容量はおおむね p^+ 領域 30 の不純物濃度によつて定まり、ほぼ該不純物濃度の平方根に比例する。従来、 MOS トランジスタの閏値電圧の均一性や信号容量などの関係で p 形の Si 基板 11 (第 2 図) の不純物濃度は $1 \times 10^{15} / cm^3$ 程度のものが用いられているが、 p^+ 領域 30 の不純物濃度を $1 \times 10^{17} / cm^3$ 程度にすれば、接合

容量すなわち信号容量は1桁程度大くなる。またp形層25の不純物濃度は従来と異なり、信号容量とほぼ無関係となるため、この濃度を高くする理由は消失する。すなわちp形層25の不純物濃度を低くすることによって、信号線(第1図中の6など)の寄生容量となるn形拡散層24との間の結合容量を小さくすることができる。

長波長光や強い光による解像力低下およびブルーミングの防止、長波長光に対して異常に高感度な分光特性の是正にも本発明は著効を有する。第5、6、7図によって説明する。

第5図は隣接する2個の光電変換素子の光ダイオード間の平面による断面図、第6図は1つの光電変換素子の光ダイオードとMOSトランジスタ配列方向の平面による断面図である。第5、6図において、140、150はp⁺領域、141はn形単結晶よりなるSi基板、142、143はn形拡散層、145はSiO₂膜、146はp形層、147は入射光、149はバイアス電源、153はn形拡散層、154は多結晶Siなどよりなるゲート電

極、158はAlなどの金属電極である。第5、6図中に示すような位置に代表点Q〜Qを選び、これらの点間のポテンシャルを図7(a)、(b)、(c)に示してある。

入射光147が長波長光の場合や光の強度が高い場合にはSi基板141内の深い所まで到達し、そこで電子を生成するが、n形Si基板141内で生成された電子は、ここでは多数キャリアであり、p形層146とSi基板141との間に電源149によって印加される逆バイアス電圧により、p形層146やp⁺領域140、150には流入できない。したがって前記の電子は当然n形拡散層142、143、153のいずれにも流入できない。例えば点Iで生成された電子に対し、第7図(a)に示すように、点G方向にも点J方向にも高いポテンシャルの障壁があり、これらの障壁を越えることができず、したがって光電変換信号に全く寄与しない。第7図(b)に示すように点Iで生成された電子に対しては点Lの方向にも高い障壁があり、金属電極158(第1図の信号線6)に接続する

・ 12 ・

n形拡散層153にも電子は流入できない。したがってSi基板141の奥深い所で生成された電子によつては、解像力の低下や歪色はひきこされなくなり、従来の長波長側で異常に高かつた分光特性も是正されることになる。又、点Hの位置を適当に選択することによつて、この分光特性の最適化をはかることができる。

つぎにn形拡散層142に入射する光147の強度が大きい場合のブルーミングに対する本発明の効果について説明する。光147の強度が高くなると従来の固体撮像装置の場合と同様に、n形拡散層142のポテンシャルが上昇して、p形層146との間が順バイアスになりうとする。このn形拡散層142の周囲はp形層146とp⁺領域140とによつて囲まれている。p⁺領域140はp形層146よりもp形不純物濃度が高く、n形拡散層142に対して拡散ポテンシャルが高く、従つて電子に対しp形層146よりも高い障壁を形成する。このためn形拡散層142のポテンシャルが上昇して多数キャリアの電子の流出が始ま

・ 13 ・

る場合、p⁺領域140をきざつて、n形拡散層142とp形層146とが接している所からp形層146へ電子の注入が生ずる。すなわち第6図に示す点Mから点Pあるいは点Nに向う方向におこる。光強度がさらに増せば、n形拡散層142のポテンシャルはp⁺領域140の障壁さえも越すようになるが、この場合にはすでに前述のようにp形層146へ膨大な量の電子(ほぼp形層146の不純物濃度に対するp⁺領域140の不純物濃度の割合)が流出している上に、p⁺領域140の障壁を越す電子のほとんどはn形拡散層142内の点Gから点Hに向う方向に流出し、Si基板141に吸収される。たといp⁺領域140の障壁をのこして点Kに到達した電子があつても点Jあるいはn形拡散層145に流入するためには、p⁺領域150の形成する障壁をこえなければならず、結局Si基板141に吸収されてしまう。従つて光147の強度が大きくなつても隣接する光電変換素子の光ダイオードを形成するn形拡散層143に光電子が流出する可能性はほとんどない。すなわち他の光

・ 14 ・

・ 15 ・

電変換素子に光電子がひろがつて行くようなブルームINGは発生しない。なお実際には p^+ 領域140と150とが連続していても効果に大きな差は生じない。この場合点Kは p^+ 領域内にはいつていることになり、 p^+ 領域150の形成する障壁は消失するが、電子が n 形拡散層143に到達する前にSi基板141に向う成分が少なくない上に、 p^+ 領域の形成は選択的であつて実際には不純物の熱拡散に頼るので、第5図において上から下に向う不純物濃度の傾斜が生じており、この不純物濃度¹⁰分布による内部電界が電子をSi基板141に向わせるドリフト電界として作用し、 n 形拡散層143に向う電子を消失させる。 p^+ 領域140をさせて p 形層146に注入された電子には、大別して第6図に示す点Nに向う成分と点Pに向う成分とがある。このうち点Pに向つた成分は、このまゝでは n 形拡散層153に流入し、金属電極156(信号線6)を共有する光電変換素子の信号に加わり、縦線状のブルームINGを発生する。しかし電圧149により p 形層146とSi基板141との間²⁰

・16・

単に本発明装置を一層有効にするためのいくつかの修飾手段であるが、ゲート電極154に印加する走査パルスが発生する走査回路をSi基板141上に設けた p チャネル素子で形成すると、光電変換素子群と電子的に分離された別の p 形層上に形成するなど、従来の装置とは異なり極めて容易に実現することができる。言うまでもなく、点Mから点Lに向う電子には、点Nに向う電子を含め、その道程で点QなどSi基板141に向う成分があり、特に上記のような修飾手段を講じなくても縦状ブルームINGを大きく抑止する効果が得られる。

前述のように現在の技術では単結晶Si基板の不純物濃度が局所的に10%程度変動しているのを、さけられないが、本発明によれば半導体基板の上に該基板と逆の導電形の半導体層を設けるので半導体基板自体の不純物の影響をほとんど受けなく、なる。後に述べるような工程で本発明装置を製造すれば、少なくとも固体撮像装置1チップ内における各素子特性の均一性は著しく改善される。

第4図に示した実施例の場合、比較的效果が大²⁰

に十分な逆バイアスを印加することによつて、Si基板141側から n 形拡散層142側に空乏層をひろげ、点Nで代表される点Mと点Oの間の障壁を、第7図(c)にポテンシャル曲線165で示すように、点Pで代表される領域の障壁より低くすることができる。結局 n 形拡散層142のポテンシャルは点Pのポテンシャルより低くなり、剰余電子は点Pに向う障壁を越えることができなくなる。またゲート電極154に印加するチャネル¹⁰しや断する電圧をフラットバンド電圧以下の値にするとか、ゲート電極154の下に p 形不純物濃度を上げる通常のエンハンスメント形MOSトランジスタ形成手段のような、従来技術の改善策と同様な改善策は本発明においては一層大きな効果を発揮する。すなわち、このような処置は、第7図(c)において点Pのポテンシャルを点Nより高めて障壁を高くすると同時に、電子を点PからSi基板141中の点Qに向わせるようなドリフト電界を生じ、 n 形拡散層153に流入しようとする電子をしや断することができる。これらの手段は²⁰

・17・

大きく強い高い構成としては、 p^+ 領域30の不純物濃度が $10^{14} \sim 10^{15}/\text{cm}^3$ 、底部の深さが $2 \sim 6 \mu\text{m}$ 程度、 p 形層25の不純物濃度が $10^{14} \sim 10^{15}/\text{cm}^3$ 、底部の深さが $2 \sim 10 \mu\text{m}$ 程度となろうが、勿論これに限定されるわけではない。 p^+ 領域30と p 形層25の厚さは、第4図に示すよう底部が掛り必須はなく、いずれが厚くてもよい。また p^+ 領域30は、ゲート電極23の下とドレインとなる n 形拡散層24の下のみをさければよいわけで、例えば SiO_2 膜26の厚い部分(フィールド領域とばれる)の下にひろがつていてもよく、電極28の下⁵にあつてもよい。むしろSiと SiO_2 との界面現象による寄生チャネルの発生の防止や p 形層25と電極28の間の電気的接続改善に効果があり、望ましいともいえる。同様に電極28の下に、電気¹⁵的接続改善のための通常手段である p^+ 拡散層を設けてもよい。

なお p^+ 領域の存在は p 形層の実効的なシート抵抗を大きく下げる。この結果高いシート抵抗の p 形層の電位が光電流や駆動パルスとの容量結合²⁰

どで大きく変動することを抑え、素子の安定な動作を確保するという副次的な効果をもつ。

第8図は上述した本発明の一実施例(光だし光電変換部のみ)の製造工程図である。

(a) 不純物濃度が $1 \times 10^{14}/\text{cm}^3$ 程度のn形Si基板41を熱酸化し、厚さ $0.5 \mu\text{m}$ 程度の SiO_2 膜42を形成する。引き続きp形層およびp⁺領域となる領域に SiO_2 膜42に開口をあけ、 $4 \times 10^{11}/\text{cm}^2$ 程度の密度でB(硼素)をイオン打込みし、イオン打込み層44を形成する。つぎにレジスト45¹⁰を塗布しp⁺領域と領域に開口をあけ、 $4 \times 10^{15}/\text{cm}^2$ 程度の密度でBをイオン打込みし、イオン打込み層46を形成する。本実施例ではp形層にバリアス電圧を印加する電極下にもp⁺領域を形成するために開口47を設けてある。¹⁵

(b) レジスト45を除去した後、熱酸化あるいはこれに追加した熱拡散によりイオン打込み層44および46を引き伸ばし、厚さ $4 \mu\text{m}$ 程度のp形層49およびp⁺領域50を形成し、かつ厚さ $1 \mu\text{m}$ 程度の SiO_2 膜48を形成する。前記 SiO_2 膜42²⁰

・ 20 ・

いで極めて容易に製造できる。

なお走査回路は全く同様な工程により、p形層49と同様なp形層上に形成することができる(nチャネル形)し、Si基板41上に、工程(c)において走査回路部だけにBを熱拡散する工程を加えてpチャネル形の走査回路を形成することができる。

第9図は本発明の他の実施例の製造工程図である。本実施例は、p形層をエピタキシャル成長で得るようにした場合の例である。¹⁰

(a) 不純物濃度が $5 \times 10^{15}/\text{cm}^3$ 程度のn形Si基板6の表面に、Bを不純物として $1 \times 10^{14}/\text{cm}^2$ 程度含む厚さ $5 \mu\text{m}$ 程度のSi単結晶層からなるp形層62をエピタキシャル成長により形成する。引き続き、気相成長法などの手段により、厚さ $0.5 \mu\text{m}$ 程度の SiO_2 膜63を形成し、光電変換部、走査回路部などの活性領域をとり囲む形に開口64をあける。つぎにこの開口を通してPなどのn形、導電形の不純物を熱拡散し、n⁺拡散層65を形成する。n⁺拡散層65はp形層62を分離するもの²⁰

特開昭53-122316(12)は本工程前に除いてもよい。引き続き SiO_2 膜48に、光電変換素子となる領域に開口をあけ、熱酸化により、厚さ $0.1 \mu\text{m}$ 程度の SiO_2 膜51を形成する。

(c) 厚さ $0.5 \mu\text{m}$ 程度の多結晶Si層を形成し、⁵通常のリソグラフィ技術によりゲート電極52を形成する。引き続き、ゲート電極52下だけに SiO_2 膜51を残して、n形拡散層となる領域のSiを露出させる。つぎにP(リン)を熱拡散し、厚さ $0.5 \mu\text{m}$ 程度のn形拡散層53を形成する。¹⁰

(d) 厚さ $1 \mu\text{m}$ 程度のリンガラス層54を形成し、光電変換素子のドレイン部およびp形層に電氣的接続を施すための開口55および56をあけ、¹⁵ALなどの導電材料からなる電極57および58を形成する。¹⁵

以上により $1 \times 10^{15}/\text{cm}^3$ 程度の不純物濃度のp形層49および $1 \times 10^{17}/\text{cm}^3$ 程度の不純物濃度のp⁺領域50を有する固体接触装置が得られる。工程(b)のp形層49およびp⁺領域50形成後の工程は、従来のnチャネル形MOS素子製作工程と異なる²⁰

・ 21 ・

であるが、これが必ずしもSi基板61に到達する必要はない。前述した如く、動作時に於いてp形層62とSi基板61との間に印加する逆バリアスによつてひろがる空乏層がn⁺拡散層65とSi基板61との間に残った間隙を埋めてp形層62を電氣的に分離するからである。

(b) SiO_2 膜63を除去し、レジスト66を塗布して、p⁺領域となる領域に開口をあける。引き続き $4 \times 10^{15}/\text{cm}^2$ 程度の密度でBイオン打込みし、イオン打込み層67を形成する。¹⁰

この後第8図に示した実施例の工程(b)以降と同様な工程をたどれば本発明装置が得られる。


本実施例の特徴は、p形層の不純物濃度をSi基板の不純物濃度に無関係に設定できることである。すなわち使用するSi基板に無関係にp形層の不純物濃度を低下させ(例えば既述の如く $1 \times 10^{14}/\text{cm}^3$)、信号線の寄生容量を著しく低下させることができる。なお本実施例ではSi基板61の表面が露出していないので、走査回路部はnチャネル・トランジスタから構成されることになる。²⁰

・ 22 ・


・ 23 ・

特開昭53-122316(13)。


第 5 図




第 6 図




第 7 図




第 8 図



第 8 図



第 9 図



手続補正書（自発）

昭和53年3月6日

特許庁長官 殿

1. 事件の表示 昭和52年特許願第 36163 号
2. 発明の名称 固体映像装置
3. 補正をする者

事件との関係 特許出願人

名称 (510) 株式会社日立製作所

4. 復代理人

住所 東京都千代田区丸の内二丁目4番1号

丸ビル661区(千100) (電話214-0502)

氏名 (5835) 代理人弁護士 中村 純之

5. 補正の対象 図面。

6. 補正の内容 図面第8図(d)を添付図面の通り訂正する。

才 8 図

(d)

